Verilog HDL数字集成电路设计原理与应用
内容简介：
《Verilog HDL数字集成电路设计原理与应用》系统地对VefilogHDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在VetilogHDL语言中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了VefilogHDL语言在数字集成电路中的使用方法。
全书共8章，主要内容包括硬件描述语言和VenlogHDL概述，VefilogHDL的基本语法，VetilogHDL程序设计语句和描述方式，VenlogHDL对组合逻辑和时序逻辑的设计和举例，VedlogHDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中VefilogHDL的EDA工具和使用，以及对VenlogHDL发展的分析等。
《Verilog HDL数字集成电路设计原理与应用》可作为电子信息类相关专业本科生和研究生的教材，也可作为数字集成电路设计工程师的参考书。
作者简介：
下载地址：
标签：
文章链接：https://www.dushupai.com/book-content-35139.html(转载时请注明本文出处及文章链接)
读书评论：
更多
-
牛推鸭大爷05-22还可以吧，哪些是可综合的，哪些是只能仿真的，讲的还算清楚，不过有些比较乱，连续赋值，一会说只能对连线型变量，一会只能对寄存器型变量。还有的程序没写全，少一句就运行不成功。
猜你喜欢：
-
2024-07-277 -
2024-07-279 -
2024-07-278 -
2024-07-276 -
2024-07-2719 -
2024-07-276 -
2024-07-275 -
2024-07-276